Gürkan Özsoy Blog

Intel, paketlenmiş chiplet ekosistemlerinin güç verimliliğini ve güvenilirliğini artırmaya yönelik yaklaşımını tanıttı

Elektronik çiplerin ticari cihazlara entegrasyonu, mühendislerin çeşitli entegrasyon stratejileri ve çözümleri geliştirmesiyle geçtiğimiz on yıllar içinde önemli ölçüde gelişmiştir. Başlangıçta bilgisayarlar, ön-yan-bus (FSB) arayüzleri olarak bilinen geleneksel iletişim yolları aracılığıyla bellek birimlerine ve diğer bileşenlere bağlanan merkezi bir işlemci veya merkezi işlem birimi (CPU) içeriyordu. Ancak teknolojik gelişmeler, çoklu çiplere ve daha sofistike elektronik bileşenlere dayanan yeni entegre devre (IC) mimarilerinin geliştirilmesine olanak sağlamıştır. Intel Corporation, çoklu paketlenmiş çipetlere sahip sistemlerin tasarımı için yeni mimariler ve spesifikasyonlar sunarak bu gelişmelerde önemli bir rol oynamıştır.

Intel Corporation Santa Clara’daki araştırmacılar kısa bir süre önce, modern Paket İçinde Sistem’de (SiP) çok işlevli çipetler arasındaki bağlantıları standartlaştırmak için bir spesifikasyon olan evrensel çiplet ara bağlantı ekspresini (UCIe) izleyerek geliştirilen sistemlerin performansını daha da artırmak için yeni bir vizyon belirledi. Nature Electronics dergisindeki bir makalede sunulan önerdikleri yaklaşım, güç verimliliğini ve performansını artırmak için bu devrelerdeki frekansı azaltmayı gerektiriyor.

Intel Kıdemli Araştırmacısı ve Intel Corporation Bellek ve I/O Teknolojileri, Veri Platformları ve Yapay Zeka Grubu Eş Genel Müdürü Dr. Debendra Das Sharma Tech Xplore’a verdiği demeçte “PCI-Express, CXL ve UCIe gibi çok nesilli teknolojilere yön veriyoruz” dedi. “UCIe bağlamında, UCIe 1.0’ı tamamladıktan sonra, güç tasarruflu performansa yönelik doyumsuz talebi karşılamak için ideal olarak bit başına bir sıra daha düşük güçle bir veya iki sıra daha fazla performansı nasıl sunacağımıza bakıyoruz.”

Silikon ve paketleme teknolojisinin gelişimindeki ilerlemeler, devre kartları içinde tek tek çipleri birbirine bağlayan ve tümsek aralığı olarak da bilinen tümsekler arasındaki boşluğun azaltılması için yeni olanaklar yaratmıştır. Dr. Das Sharma ve işbirlikçilerinin çalışmasının temel amacı, bu tümsek aralıkları paket içi ara bağlantılar için azaltılmaya devam ettikçe araştırmacıların sistemlerin performansını ve güç verimliliğini daha da artırmasına olanak tanıyacak stratejileri keşfetmekti.

Dr. Das Sharma, “3D de dahil olmak üzere gelişmiş paketlemedeki trend, tümsek aralığının azaltılmasıdır” dedi. “Tümsek aralığı, iki çipeti birbirine bağlayacak iki tümsek arasındaki minimum mesafedir. Yani bu, tümsek aralığı azaldıkça iki yonga arasında daha fazla kablo elde edeceğimiz anlamına geliyor. Öncelikle harici ara bağlantılardan kaynaklanan doğal eğilim, frekansı daha yükseğe çıkarmaktır. Ancak bu durumda, kablo sayısı arttığından, devreleri sığdırmak ve daha düşük güç elde etmek için frekansı daha düşük tutmamız gerekiyor.”

Çalışmalarının bir parçası olarak Dr. Das Sharma ve meslektaşları, paketlenmiş çiplere dayalı sistemlerde frekansı düşürmenin etkilerini daha fazla araştırmak için analizler gerçekleştirdiler. Geleneksel çip bağlantı arayüzlerinin aksine, UCIe hizalı teknolojilerin, tümsek ara bağlantı aralıkları azaltıldıkça frekanstaki azalmadan önemli ölçüde fayda sağladığını buldular.

Özellikle, frekanstaki azalmaların hem sistemlerin güç verimliliğini hem de genel performanslarını artırdığı görülmüştür. Genel olarak, bu son makale, temel mimarileri daha da geliştikçe birbirine bağlı devreler içeren sistemlerin gelecekteki ilerlemelerine katkıda bulunabilecek yeni ve değerli bir yaklaşımı tanımlamaktadır.

Dr. Das Sharma sözlerine şöyle devam etti: “Geçmişte endüstri standardı spesifikasyonlarını etkilediğimiz gibi, geniş endüstrinin de standardizasyon yoluyla çalışmalarımızdan faydalanabileceğini umuyoruz.” “Kişisel olarak, yirmi yılı aşkın süredir yaptığım gibi UCIe, CXL, PCIe gibi endüstri standardı ara bağlantıları geliştirmek için çalışmaya devam etmeyi planlıyorum. Chiplets ve UCIe bağlamında yolculuk daha yeni başladı ve önümüzdeki fırsatlar beni heyecanlandırıyor.”

Kaynak: Debendra Das Sharma et al, High-performance, power-efficient three-dimensional system-in-package designs with universal chiplet interconnect express, Nature Electronics (2024). DOI: 10.1038/s41928-024-01126-y ve TechXplore.